트랜지스터(transister)- planar fet, finfet, GAA

오늘은 트랜지스터의 종류에 대해서 정리해보려 합니다.

 

제가 공부하면서 헷갈렸던 부분을 위주로 핵심만 배우고 살펴볼게요.

 

일단 트랜지스터 구조를 배울 때(CMOS)

출처 : Wikipedia

이와 같이 기판에 source drain이 있고, 그 위에 gate oxide, 그 위에 gate가 있다고 배웠습니다.

그리고 gate에 전압을 인가해서 채널을 형성해 전류를 흐르게 하죠.

 

여기서 트랜지스터의 구조를 보게 되면, 2D(planar fet), Finfet, GAA가 있습니다. 

인터넷을 찾아보면 대부분 gate oxide를 안 보이게 그려놓았더라고요.. 그래서 전 헷갈렸습니다.. ㅋㅋㅋㅋ

 

출처 : Gurmohan Singh

그래서 gate oxide를 표현한 그림을 가져왔습니다. 

a)가 planar fet 구조입니다. gate와 gate oxide가 만나는 면이 한 면인 것을 확인할 수 있습니다.

b)는 finfet 구조입니다. gate와 gate oxide가 세 면이 만납니다.

---

 

마지막으로 GAA(Gate All Around) 구조입니다. gate와 gate oxide가 4면이 만나는 것을 확인할 수 있습니다.

 

왜 이런 구조의 변화가 있는걸까요?

→ 소자의 크기(트랜지스터의 크기)가 작아지고 있기 때문입니다.

 

삼성전자에서 뉴스로 많이 나오죠. 3nm공정, 5nm공정, 7nm공정 이런 것들이 회로 선폭의 크기를 나타냅니다. 

 

회로 선폭의 크기가 줄어들면 어떻게 될까요?

 

2D구조(planar fet)에서 소자의 크기가 작아질수록 gate와 gate oxide가 만나는 면적이 줄어들게 됩니다. 

그렇게 되면, gate 전압으로 전류를 제어하기 힘들어집니다. 전류가 통과하는 면적도 줄어들게 되죠.(전류 감소)

그래서 gate와 gate oxide가 만나는 면적을 늘리기 위해 이런 구조의 변화가 생기고 있는 것입니다.

 

+) 트랜지스터의 구조에 따라서 공정방법이 다 다릅니다.